Anneld



(19)



#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 08201486 A

(43) Date of publication of application: 09.08.96

(51) Int CI

G01R 31/317 G01R 31/28 H01L 21/66

(21) Application number: 07026175

(22) Date of filing: 20.01.95 .

(71) Applicant:

**NEC CORP** 

(72) Inventor:

SANADA KATSU

## (54) SYSTEM FOR FOCUSING ON FAULT POSITION IN CMOS LOGIC CIRCUIT USING IDDQ

#### (57) Abstract:

PURPOSE: To efficiently detect a fault position by using a logic operation test pattern in which the static state power source current of the logic operation generated at the time of inputting a signal exceeds a standard value.

CONSTITUTION: The static state power source current Iddq value of an LSI for each logic operation test pattern (FTP) is measured, and the FTP in which the Iddq value exceeds a standard value is extracted. Basic logic circuits (block) of change and no change are extracted by a logic simulation based on the extracted FTP. That

is, in the case of generating the Iddq abnormal value, there are a discrete generation mode and a continuous generation mode. In the case of the former, the block changing at the time of transferring from one previous FTP and the block changing at the time of transferring to next FTP are extracted. In the case of the latter, the block changing at the time of transferring from one previous FTP and the block of no change at the time of transferring to next FTP are extracted. A list of the FTPs and the extracted blocks is formed, and the blocks which are reacted at all the FTPs are detected based on

COPYRIGHT: (C)1996,JPO

### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平8-201486

(43)公開日 平成8年(1996)8月9日


| (51) Int.Cl. <sup>8</sup> G O 1 R 31/317 | <b>識別記号</b>     | FI                | 技術表示箇所         |
|--|-----------------|-------------------|----------------|
| 31/28<br>H O 1 L 21/66                   | F               |                   |                |
| ,  | -               | G01R 31/28        | Α              |
|  |                 |                   | F              |
|  |                 | 審査請求有請求項の数        | t9 FD (全 10 頁) |
| (21)出願番号                                 | 特願平7-26175      | (71)出願人 000004237 |                |
|  |                 | 日本電気株式会社          |                |
| (22)出顧日                                  | 平成7年(1995)1月20日 | 東京都港区芝五丁目         | [7番1号          |
|  |                 | (72)発明者 真田 克      |                |
|  |                 | 東京都港区芝五丁目式会社内     | 7番1号   日本電気株   |
|  |                 | (74)代理人 弁理士 加藤 朝道 | ì              |
|  |                 |                   |                |
|  |                 |                   |                |
|  |                 |                   |                |
|  |                 |                   |                |
|  |                 |                   |                |
|  |                 |                   |                |

## (54) 【発明の名称】 Iddqを用いたCMOS論理回路の故障箇所の絞り込み方式

#### (57)【要約】

【目的】CMOS論理LSIの故障箇所の検出において、静止状態電源電流Iddqの測定値と論理動作テストパターンに基づき、故障箇所を効率的に検出する方式の提供。

【構成】 I d d q 異常となる論理動作テストパターンとして、 I d d q 異常値が飛び飛びに発生する場合と連続して発生する場合に対応して、 L S I 設計時の論理シミュレーションを用い、異常電流を有する論理動作テストパターンと抽出ブロックのリストから故障箇所を絞り込み、故障箇所を更に詳細に絞り込み際には、信号配線のテキストデータを使用する。



【特許請求の範囲】

【請求項1】LSIの入力端子より入力信号を入力した時に発生する論理動作の静止状態電源電流が予め定められた所定値を越える論理動作テストパターンを用いて、前記LSIの内部回路の異常箇所を絞り込むことを特徴とする故障箇所の絞り込み方式。

【請求項2】論理シミュレーションを用いて基本的論理 回路単位の回路の抽出を行なうことを特徴とする請求項 1記載の故障箇所の絞り込み方式。

【請求項3】前記論理動作の静止状態電源電流が前記予め定められた所定値を越える論理動作テストパターンが不連続状態で発生している時、前記静止状態電源電流が前記予め定められた所定値を越える論理動作テストパターン(n)の1つ前の論理動作データ(n-1)から論理動作テストパターン(n)に移行した時に変化する基本的論理回路単位の回路と、論理動作テストパターン(n)から次の論理動作テストパターン(n)から次の論理動作テストパターン(n+1)へ移

(n)から次の論理動作テストパターン (n+1)へ移行した時に変化する基本的論理回路単位の回路を検出することを特徴とする請求項1記載の故障箇所の絞り込み方式。

【請求項4】前記論理動作の静止状態電源電流が前記予め定められた所定値を越える論理動作テストパターンがある論理動作テストパターン(m)から論理動作テストパターン(m+a)まで連続して続く時、前記論理動作テストパターン(m-1)から前記論理動作テストパターン(mー1)から前記論理動作テストパターン(m)に移行したときに変化する基本的論理回路単位の回路と、前記論理動作テストパターン(m+a)に移行した時に変化しない基本的論理回路単位の回路と、論理動作テストパターン(m+a)から論理動作テストパターン(m+a)から論理動作テストパターン(m+a+1)に移行した時に変化する基本的論理回路単位の回路と、を検出することを特徴とする請求項1記載の故障箇所の絞り込み方式。

【請求項5】前記論理動作の静止状態電源電流が前記予め定められた所定値を越える論理動作テストパターンが複数個発生している時、前記静止状態電源電流が前記予め定められた所定値を越える各論理動作テストパターンと、該論理動作テストパターンにて検出した故障推定箇所のリストを作成し、該リストからすべての前記論理動作テストパターンにて検出されたLSIの故障推定箇所を絞り込むことを特徴とする請求項3又は4記載の故障箇所の絞り込み方式。

【請求項6】前記論理動作の静止状態電源電流が前記予め定められた所定値を越える論理動作テストパターンが複数個発生している時の故障箇所の絞り込みは、最初に検出した静止状態電源電流が規格値を越える論理動作テストパターンにて推定した故障箇所をもとに、以後の静止状態電源電流が規格値を越える論理動作テストパターンにて推定した故障箇所以外の非故障箇所を順次消去し

ていくことにより L S I の故障推定箇所を絞り込むことを特徴とする請求項 3 又は 4 記載の故障箇所の絞り込み方式。

【請求項7】前記論理動作の静止状態電源電流が前記予め定められた所定値を越える論理動作テストパターンにて検出した故障推定箇所をもとに、論理動作の静止状態電源電流が正常な論理動作テストパターンにて検出された正常推定箇所を順次消去し、LSIの故障推定箇所を絞り込むことを特徴とする請求項3又は4記載の故障箇所の絞り込み方式。

【請求項8】前記故障推定箇所が、基本的論理回路単位の回路であることを特徴とする請求項5~7のいずれか一に記載の故障箇所の絞り込み方式。

【請求項9】前記故障推定箇所が、論理シミュレーションにて規定された信号配線であることを特徴とする請求項5~7のいずれか一に記載の故障箇所の絞り込み方式。

【発明の詳細な説明】

[0001]

20

【産業上の利用分野】本発明は、LSIの故障検出方式に関し、特に、CMOS論理LSIの故障箇所絞り込む方式に関する。より詳細には、本発明は、論理動作の静止状態電源電流(Iddq)が規格値を越える時の論理動作テストパターンに注目したCMOS論理LSIの故障箇所絞り込み方式に関する。

[0002]

【従来の技術】従来の非破壊でLSIの故障箇所を絞り込む方式(故障箇所検出方式)は、例えば図10に示すように、LSIの入力端子より所定の入力信号を入力した時に出力端子から出力する信号が期待値と異なっていた時、その出力値と期待値の相違を利用して、故障箇所を推論しており、通常故障シミュレーションによる故障箇所検出手法が用いられていた。

【0003】故障シミュレーションはLSI内部に故障を仮定した時、FTP(FunctionalTest Pattern;機能テストパターン)と称する論理動作テストパターンの入力により出力端子からの出力値をシミュレーションするものであり、その結果は故障辞書(Fault Dictionary)と称する、各仮定故障に対応した入出力論理状態の表としてまとめられる。

【0004】そして、故障箇所の絞り込みは、LSIの 出力端子から出力される信号(出力値)が期待値と異なっていた時の状態をもとに、故障辞書を用いて内部の異 常箇所を推測する。

[0005]

【発明が解決しようとする課題】上述した従来の故障箇所絞り込み手法は、故障シミュレーションにて扱う故障モデルが単一縮退故障(例えばStuck-At-0又はStuck-At-1等)のみであり、さらに故障シミュレーションとして多重縮退故障や信号間のショート不良等を感度良くシミ

2

ュレーションすることができないことから、一般的では なかった。

【0006】その上、従来の手法は、LSIの出力値と 期待値との不一致が検出されてはじめて故障と判断でき るため、LSI回路内部に発生した故障箇所はその検出 時点でのFTPをもとに不特定多数の内部回路へ遡って いかねばならず、故障シミュレーションに膨大な工数が 発生するという問題があった。

【0007】さらに近時、LSIはより大規模化し、それに伴い回路構成が極めて複雑化してきている。このた $1nVo \propto (2\sim3) - 1nL$ 

【0009】また、上記故障シミュレーションに基づく 故障診断方法は、LSIの出力端子にて出力不良が検出 されて始めて故障箇所の絞り込みが可能となるため、そ れ以外の故障、例えば内部に故障が発生していても論理 不良にはならない故障、に対しては故障箇所を絞り込む ことはできなかった。

【0010】従って、本発明は上記従来技術の問題点に鑑みてなされたものであって、CMOS型論理回路のIddq異常値と論理動作テストパターンに基づき、故障箇所を大幅に絞り込むことを可能とする故障検出方式を提供することを目的とする。また、本発明は、単一縮退故障、多重縮退故障及びショート不良等の故障モードに対応できると共に、回路上に物理故障が発生しても論理不良にはならない故障に対して故障箇所の絞り込みを可能とし、故障解析の信頼度を大幅に向上する方法を提供することにある。

### [0011]

【課題を解決するための手段】前記目的を達成するため本発明は、LSIの入力端子より入力信号を入力した時に発生する、論理動作の静止状態電源電流が予め定められた所定値を越える論理動作テストパターンを用いて、前記LSIの内部回路の異常箇所を絞り込むことを特徴とする故障箇所の絞り込み方式を提供する。

【0012】本発明の好ましい態様は請求項2以降に記載された通りである。すなわち、本発明においては、好ましくは、論理シミュレーションが用いられ、論理動作の静止状態電源電流が予め定められた所定値を越える論理動作テストパターンに対応するLSIの基本的論理回路が抽出される。

【0013】また、本発明においては、好ましくは、論理動作の静止状態電源電流が予め定められた所定値を越える論理動作テストパターンが不連続状態で発生している時(「第1のモード」という)、前記静止状態電源電流が規格値を越える論理動作テストパターン(n)の1つ前の論理動作データ(n-1)から論理動作テストパターン(n)に移行した時に変化する基本的論理回路単位の回路と、論理動作テストパターン(n)から次の論理動作テストパターン(n+1)へ移行した時に変化する基本的論理回路単位の回路を検出することを特徴とす

め、上記故障シミュレーションを用いた故障診断は、膨大な工数にもかかわらず、故障推定箇所が多数にのぼり実用的に供するにはほど遠いものになってきた。例えば、出力端子から入力端子へ遡る時に発生する辞書の量(Vo)は一般に規格化された基本論理の数(L)の2~3乗に比例する(すなわち、次式(1)に示すように、辞書の量(Vo)の対数値は基本論理の数(L)の対数値の2~3倍に比例している)。

[0008]

【数1】

... (1)

る。

【0014】さらに、本発明においては、好ましくは、前記論理動作の静止状態電源電流が予め定められた所定値を越える論理動作テストパターンがある論理動作テストパターン(m)から論理動作テスト (m+a)まで連続して続く時(「第2のモード」という)、前記論理動作テストパターン(m)の1つ前の論理動作テストパターン(m)から前記論理動作テストパターン(m)がら前記論理動作テストパターン(m)がら前記論理動作テストパターン(m)から前記論理動作テストパターン(m)から前記論理動作テストパターン(m+a)がら論理動作テストパターン(m+a)がら論理動作テストパターン(m+a)から論理動作テストパターン(m+a+1)に移行した時に変化する基本的論理回路単位の回路と、を検出することを特徴とする。

[0015]

【作用】本発明の原理・作用を以下に詳説する。CMOS(相補型MOS)論理LSI回路は、回路内部に物理的欠陥を有すると一般的にIddq(Quiescent Vdd Supply Current)と称する静止状態電源電流の異常値が検出される。この詳細は、例えば真田克他著「CMOS論理回路のIddq異常品の評価と除去方式」第23回信頼性・保全性シンポジウム、PP.253~248、1993、あるいは、M.Sanada、「NewApplication of laser beam to failure analysis of LSI with multi-metal layers」 Microelectronics and Reliability、Vol.33、No.7、PP.993~1009、1993、にて記載されており、本発明はそのIdd q値と論理動作テストパターンの関係から故障箇所を絞り込む手法であり論理シミュレーションを用いた方式である。

【0016】まず、CMOS論理LSIの入力端子より FTP (Functional Test Pattern) と称する論理動作 テストパターンを入力した時に発生する、論理動作時の 静止状態電源電流 Iddqが、所定の規格値を越える FTPを抽出する。その論理動作テストパターンは二つの 特徴をもっている。

【0017】第1は、FTP中でIddq異常値が発生する論理動作テストパターンが飛び飛びである時である。本発明によれば、この状態における故障箇所絞り込

で土向い副大多恵酵割の祈賴、めおるきがれれ込で辣の できる。さらに、本発明によれば、回路上に物理故障が はとこるもふはいや解のイーチ副站のとな身不イーEぐ ひ奴剤効型跳重後、靭効型部一単、31共くるきずなとこ **>ハゔス近で殊い酔大冬而箇節姑ゔてーをパイスモ計値** 

のか単路回距論的本基制而置京批節站のISJるれち出 【0023】また、本発明においては、上記手法にて検 。るあで左式び込び対する

野論の予削常異ρ b b l 、 はれよご即発本【 b 2 0 0 】

°をいてして協会をこ

園気帯資体のI2J0よぶとこくいてし去許多府園気帯 常五される出験アコペーをパイスで乳値野論な常五な流 電歌電源状山嶺の計値距論、お法式のを第【2200】

。**ፚ**፞፞፞፞ቖጛጟጚ፞፞፞፞፞፞ጜዾ፟ዸ

弦の液置節がるする質符をよっぴびの弦を液をできます。 のISJ0よぶとことによりLSIの 関所以外の非故障箇所を消していてことによるIの 南郊さし 気難 アコベーをパイス 下計値 理論 るえ 越 多 動格 財化流電源電源状山籍の斡以、ゴムきを祝留節始式し宝 掛フコ/<ーをパイス〒計値型論るえ越玄前咎財?A<br/>流電源 電親状山構式し出鉄い成晶、約左式の2第【1500】 °99

 ふたれを出む選
 お前
 留
 京
 新
 前
 は
 お
 は
 お
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 は
 ベーをパイステ各さ休イスリの子、J 気針をイスリの流 **園宝批詢姑さし出鉢フコベーをパイスそのそ幺ベーをパ** イスモ計櫣野舗各るをど落、おた式の1第【0200】 。る あて E おんど C 效の 液菌 剤 効の 初る い フ し 当 発 耐 数 **敷やりT3るえ越去動格財や流電添電ので源状山積るり** 

はこりもは、おうべは、明経本、ころを【6100】 あるるが

手るも出熱を路回のか単路回野舗的本基るも外変制式し 計移引 (I+b+m) ベーやパイス干計値型論させ(b +m) ベーをパイスそ計健型論、3路回のか単路回型論 パターン(m+a)までの移行した時変化しない基本的 イスモ計値型論さな(m) ベーをパイスモ計値更論、3 (m)に移行した時変化する基本的論理回路単位の回路 て一をパイスモ計値野論され(I-m) て一をパイスモ 計値型論の前CIの(m) ベーキパイス 子 引 値 更 論 す ま もお手不公の殊而置節站るもはいまり。 るるで合思 るパンフリ熱重でま (b+m) ベーやパイス 子計値 野舗 ら (A (m) ベーキパイス干計値型論なく一キパイス〒るす 【0018】第2は、FTP中でIddg異常値が発生 路単位の回路を検出する手法である。

回野論的本基るす外変37部式し行移へ(1+n) ベータ パイスモ計値距論の次さな(n) ベーをパイスモ計値距 移行した時に変化する基本的論理回路単位の回路と、論 コ(u) ベーキパイス干計値距輪され(I-n) ベーキ パイスモ計健野輪の前CIの(n) ソーをパイスモ計健 野論るえ越玄削格財化pbldg神機理論、約去手名

°&£

明端コイ以てし照徳多面図多例誠実の即発本【例誠実】

【0037】この理由は、論理が変化した時、内部回路

【0036】同様にして、FTP[2]、[3]、[6]、[7]、

変が理論、

一変がいる。

「「」」)

「は、一変がしてきがしている。

「」、一変がいる。

「、一変がいる。

「、一変が、一変がいる。

「、一変がいる。

「、一変が、、、一変がいる。

「、一変がいる。

「、一変がいる。

「、一変がいる。

「、一変がいる。

「、一変がいる。

「、一変がいる。

「、一変がいる。

「、一変がいる。

「、

化するプロックを抽出する。次にFTP[1]からFTP

変な野舗 、割式し行移なく一をパイスそん[1] 9 T 3 る については、FTP[1]の1つ前のFTP([1]-1)か

[0035] 報び飛びのFTPのうち、一のFTP[1]

出鉢而箇副姑るを杖ゴギーチの1第,をま【4600】

イラカラ、プラよるも即端37下以、アムラ。6a5ドー

チるペンプン熱重がなくーやパイステるを主発が動常異 p b

びに発生しているモードであり、第2のモードは、Id

飛び飛なくーをパイス 〒 計値野 舗る 下 主 発 な 動 常 異 p b

値は2つのモードを有する。まず第1のモードは、1 d

【0033】このように、図2に示された「ddg異常

常価が発生しており、FTP[4]~[5]間は連続してId

| [3], [6], [7], [8]は、飛び飛び所でFTPでIddg異

q値対FTPのガラフにおいて、FTP番号[1]、[2]、

q値を、X軸はFTPの番号を表している。このIdd

【0032】図2は、FTP毎に発生するIddq値の

いよくしたいロ下」 J単) ケベロ下部内るを点页了 q

【0030】その一覧表をもとにすべての該当するFT

ペロて陪内式介を出曲と¶T T Pと抽出された内部プロッ

3 「4~ロて帝内」) 路回野論的本基(るを近後おけい公 トパターンで変化する、又は変化しない (2通りの使い

スマ町論の子、ゴムきを9TTろれち出曲【6200】

動格財体pbbI流電廠電源状址错 ,≒1次【8200】

宝峨アコ深宝峨の等々スマI 2 J 玄動 p b b I 流電源電

銀状山鶴のISJるを校34TFAに対するLSIの静止状態

(「FTP」ともいう)に注目して、LSIの故障箇所 てーマパイス〒計値野論る え魅 を動 啓 財 な p b b Ⅰ 流

【実施例1】図1は、CMOSLSIの静止状態電源電

つり を課種ショントーション (103) により抽出し

。るな異体方式出鉢の液質靭姑了しふ枝ゴギーチの

。るを出曲多々でロてるを高校31[8]

化するプロックを抽出する。

。るいてしま発体動常異 p b

。(801て ベテス) るも出対法(6

。(2017ペテス)る专丸計
多表置
一の セ

。(SOITペポス) るを出曲を9T765 数3

。るるで図パ流を示ふ野吸るを出める

。る专即競多左式

°G

[0052]

[0050]

°운皋

9

(t)

7

上に電源VddからGNDへの貫通通路が形成されるためであり、Id dq 異常が発生し、次の論理へ移行した時には内部回路上に発生した貫通通路が消えるためである。

【0038】簡単な回路を用いて第1のモードを以下に 説明する。

【0039】図4は、2入力NOR回路のトランジスタレベルの回路構成を示す図である。図4を参照して、2入力NOR回路は、第1、第2のPチャネルMOSトランジスタPch1、Pch2と、第1、第2のNチャネルMOSトランジスタNch1、Nch2から構成されている。

【0040】第1の入力端子IN1は第1のPチャネルMOSトランジスタPch1、第1のNチャネルMOSトランジスタNch1への入力端子であり、第2の入力端子IN2は第2のPチャネルMOSトランジスタPch2、第2のNチャネルMOSトランジスタNch2への入力端子である。

【0041】ここでは、故障として第2のPチャネルMOSトランジスタPch2のゲート電極がオープン状態を仮定する。この時、第2のPチャネルMOSトランジスタPch2はノーマリオン状態になるため、図4中の矢印に示すように、第1の入力端子IN1がHレベル、第2の入力端子IN2がHレベルとなった時にのみ、電源VddからGNDへ貫通電流が流れIddq異常となる。

【0042】さらに、PチャネルMOSトランジスタとNチャネルMOSトランジスタのインピーダンスをZp、Znとした時、Iddq異常時の出力値は、次式(2)で与えられる(この場合、PチャネルMOSトランジスタとNチャネルMOSトランジスタのインピーダンスZp、Znは実質的にそれぞれのトランジスタのオン抵抗に等しい)。

[0043]

【数2】

 $Vout = Vdd \cdot (2 \cdot Zn)/(Zp+2 \cdot Zn) > Vth \cdots (H \nu \wedge \nu)$ ... (2)

【0044】ここに、VthはCMOS論理回路の論理 関値電圧を示している。

【0045】上式(2)に示すように、本来"L"出力であるべき2入力NOR回路の出力値が"H"レベルとなり、期待値と一致せず論理異常となる。

【0046】図5は、図4の2入力NOR回路に対する FTP[1] (図2におけるIddq異常のFTP) にお ける論理を説明するための真理値表である。

【0047】第1のモードは、例えば第1の入力端子 IN1がHレベル、第2の入力端子 IN2がHレベル以外の入力状態 FTP([1]-1)(図4のパターンの組み合わせの第2~第4行)から第1の入力端子 IN1がHレベル、第2の入力端子 IN2がHレベルの入力状態 FTP[[1]へ論理が変化した時であり、この変化を論理シミュレーション上で検索して2入力NOR回路に変化があったことを検出する。

【0048】次に、FTP[1]からFTP([1]+1)への変化において、Iddq異常は検出されなくなるため、2入力NOR回路は第1の入力端子IN1がHレベル、第2の入力端子IN2がHレベルの状態から、これ以外の入力状態に変化したことを意味するため、論理シミュレーション上で検索して2入力NOR回路に変化があったことを検出する。

【0049】第2のモードは、連続したFTP[4] $\sim$ [5]間にてIddq異常値が発生しているモードであり、以下の検出方式を用いる。

【0050】FTP[4]は、1つ前のFTP([4]-1)からFTP[4]へテストパターンが移行する時、論理が変化するブロックを抽出する。

【0051】FTP([4]+1)は、FTP[4]からFTP([4]+1) ヘテストパターンが移行する時、論理が

20 変化しないブロックを抽出する。

【0052】同様に~FTP([5]-1)までのFTPは、注目しているFTPと次のFTPの切り変わりにおいて論理が変化しないブロックを抽出する。

【0053】FTP[5]でのブロック抽出は、FTP[5]からFTP([5]+1)へテストパターンが移行する時、論理が変化するブロックを抽出する。

【0054】図4に示した2入力NOR回路の故障モードを用いて第2のモードを説明する。

【0055】図6は、2入力NOR回路に対するFTP [4]~[5](図2参照)における論理を説明するための真理値表である。

【0056】第2のモードでは、まず、FTP[4]の論理状態において Iddq異常が発生したため、第1の入力端子 IN1がHレベル、第2の入力端子 IN2がHレベル以外の入力状態 FTP(4]ー1)から第1の入力端子 IN1がHレベル、第2の入力端子 IN2がHレベルの入力状態 FTP[4]へ論理が変化したことを意味する。

【0057】このため、この変化を論理シミュレーション上で検索して2入力NOR回路に変化があったことを検出する。

【0058】次に、FTP([4]+1)における2入力NOR回路はこの状態でIddq異常が発生しているため、第1の入力端子IN1がHレベル、第2の入力端子IN2がHレベルの入力状態FTP[4]と同じ状態に固定されている。従って、この状態における論理シミュレーション上での検索は2入力NOR回路の入力形態が変化しないモードを検出する。同様にしてFTP([5]-1)までの2入力NOR回路は入力形態が変化しないモードを検出する。

10

【0060】ブロックの抽出手法は、電気回路設計時に 設計データとして用いたCADデータを用いる。

【0061】ゲートアレイに代表されるASIC (Application Specific Integrated Circuits) はブロックと称する基本的論理回路の組合せにより設計される。この電気回路は主に2種類のデータ、すなわち論理シミュレーションとブロックの配置及び配線にて検証される。そして、各入力信号に基づく内部論理動作の変化は論理シミュレーションにより抽出できる。従って特定のFTPの変化に同期した内部ブロック名は各電気回路毎に保存されている論理シミュレーション(CADデータ)より容易に抽出できる。さらに各ブロックの入出力信号情報もFTP毎に検出される。

【0062】図3は、以上の操作より各Iddq異常が検出されたFTPとそれらのFTPを用いて検出された故障推定ブロック( $Ba\sim Bz$ )の一例を表にまとめたものである。

【0063】図3において、すべてのFTP[1]~[10] において抽出された故障推定ブロックが故障を有しているブロックである。

【0064】図3を参照して、すべてのFTP[1]~[10]において抽出された故障推定ブロックであるブロックBfが故障を有するブロックとして検出される。

【0065】上記の説明は、ブロック対応により故障箇所を検出していたが、論理シミュレーションは、LSI内部配線系までの故障箇所の絞り込みを行なうことが可能である。

【0066】図4における2入力NOR回路(第2のPチャネルMOSトランジスタPch2のゲート電極がオープン状態)においては、第2のPチャネルMOSトランジスタPch2のゲート電極に接続される内部配線系は、2-1NOR-IN2として検出される。

【0067】なお、内部配線系における故障箇所の検出方式は内部論理ブロックと同様である。 Iddq 異常の FTPに対して操作する論理シミュレーション上の出力形態が内部配線のテキスト名称を用いる。

【0068】内部配線系を用いた故障箇所の検出は、ブロックに比べてより詳細な検出が可能となる。しかしながら、内部配線系を用いた故障箇所の検出において、データ量は10Kゲートクラスのゲートアレイ製品でブロック表示の10倍以上となる。

【0069】このため、電気回路からの故障箇所の絞り 込みは階層別で行ない、最終段階で内部配線のテキスト 名称による絞り込みを行なうことが有効且つ効率的であ

【0070】図7は、階層別絞り込みの方式を説明する図である。

【0071】図7を参照して、電気回路全体を大まかに ブロック化した状態 ( $B\alpha \sim B\omega$ ) で論理シミュレーションを実施する (ステップ701)。

【0072】ブロック $B\alpha$ に故障を検出されると、次にブロック $B\alpha$ を構成する基本的論理回路単位( $Bc\sim B$ f $\sim Bm$ )での論理シミュレーションを実行する(ステップ702)。

【0073】ブロックBfに故障を検出すると、ブロックBfを構成している信号配線に注目した論理シュレーションを実施する。その結果、ブロックBf(2入力NOR回路)の入力ライン「2-1NOR-IN2」に故障があることが検出される(ステップ703)。

[0074]

【実施例2】本発明の別の実施例を以下に説明する。なお、本実施例における故障解析フローは図1のフローに 類似している。

【0075】まず、Iddq異常を検出したFTP(FTPIA)に対して論理シミュレーションを用いて内部ブロックの絞り込みを行なう。

【0076】次に各FTPIAに対する内部ブロックのリスト作成において最初に検出されたブロックを基礎として、以降のFTPIA。にて抽出されない非該当ブロックを順次消去していきながら故障推定されるブロックを絞り込んでいく。

【0077】本実施例に係る故障箇所検出方式は、特に、大規模なLSIの故障箇所絞り込みにおいて大量に発生する故障推定ブロックを整理しながら絞り込んでいく方式として有効である。

【0078】図8は、本実施例に係る故障推定ブロック整理方式により各FTPIAに対する内部ブロックのリストの例を示す図である。図8を参照して、FTPIAIにて内部ブロックB1、B3、B6、Ba、Bf等が検出され、次にFTPIA2にて内部ブロックB1、B6、Ba、Bfが除去され、n番目のFTPIAnでIddq異常を生じるものとして最終的に内部ブロックBfが抽出されている。

[0079]

【実施例3】本発明のさらに別の実施例を説明する。

【0080】本実施例に係る故障箇所検出方式は、故障 推定が大量に抽出されている時のさらなる絞り込みの方 式である。

【0081】本実施例においては、Iddq正常状態におけるFTPは論理シミュレーションを用いて正常プロックと判定し、故障推定のブロックを整理していくもの

20

である。

【0082】図9は、Iddq正常状態におけるFTPを用いた故障推定ブロックの整理リストの一例を示す図である。図9を参照して、FTPIA1~FTPIA1にてIddq異常により故障が推定された複数の内部ブロックB3、Ba、Bf等は、Iddq正常状態におけるFTP(例えばFTPIN)にて正常動作と判定された内部ブロックB3、Baにて整理され、最終的に故障ブロックとして内部ブロックBfが絞り込まれる。

【0083】以上本発明を上記各実施例に即して説明したが、本発明は、上記態様にのみ限定されるものでなく、本発明の原理に準ずる各種態様を含むことは勿論である。

#### [0084]

【発明の効果】以上説明したように、本発明によれば、CMOS論理LSIを非破壊にて効率的に故障箇所を特定できるという効果を有する。すなわち、本発明は、回路内部の物理的欠陥を顕在化するIddqパラメータを用いて故障箇所を絞り込むことにより、故障箇所検出のために要する工数を特段に削減できる。

【0085】さらに、本発明によれば、検出される故障 箇所は、CMOS論理LSIの出力端子での論理異常に 無関係であり、Iddq異常値が検出されれば故障箇所 の絞り込みが可能とされるため、解析信頼度を大幅に向 上できる。

【0086】また、本発明によれば、Iddq異常として検出される単一縮退故障、多重縮退故障、および信号間ショート不良等CMOS論理LSIの回路上にて発生するすべての故障モードに対して故障箇所を効率的に検出できる。

【0087】特に、従来困難であった多重縮退故障は複数のIddq異常値を検出し、算出することで多重値を判定できるため、詳細な、誤りのない解析が可能となる。

【0088】以上の効果により、本発明は、従来の故障シミュレーションでは実現不可能であったCMOSLS I内部に発生するあらゆる故障モードを確実に最適且つ

【図5】

| •     | INI  | IN2  | оит             |
|-------|------|------|-----------------|
|       | н    | н    | L*+ FTP[1]      |
|       | H    | L    | н ¬             |
|       | L    | н    | H FTPIIQ外       |
|       | L    | L    | н Ј             |
| (*出力期 | 停値しに | 対し、図 | 【3における出力値はHとなる) |

2入力NOR回路の真理値表

効率的に検出し、故障箇所を最小の工数で絞り込むこと が可能となる。

#### 【図面の簡単な説明】

【図1】本発明の一実施例を説明する図であり、Idd qが規格値を越えるFTPと称する論理動作テストパタ ーンに注目してLSIの故障箇所を検出する処理を示す 流れ図である。

【図2】本発明の一実施例を説明するための図であり、 FTP毎に発生する Iddq値の関係を調査したグラフである。

【図3】本発明の一実施例を説明するための図であり、 I d d q 異常が検出された F T P とそれらの F T P を用いて検出された故障推定ブロックの対応の一例を一覧としてまとめた図である。

【図4】本発明の一実施例を説明するための基本的論理 回路2入力NOR回路の構成を示す図である。

【図5】第1のモードを説明するための2入力NOR回路の真理値表である。

【図6】第2のモードを説明するための2入力NOR回路の真理値表である。

【図7】本発明の別の実施例に係る階層別絞り込みの方式を説明する図である。

【図8】本発明の更に別の実施例に係る故障推定ブロック整理方式を説明する図である。

【図9】 Iddq正常状態におけるFTPを用いた故障 推定ブロックの整理リストである。

【図10】従来のLSIの故障箇所を検出方法を説明する図である。

#### 【符号の説明】

30 Pch 1、Pch 2 第1、第2のPチャネルMOSトランジ スタ

Nch 1、Nch 2 第 1、第 2 の N チャネル M O S トランジ スタ


IN1、IN2 第1、第2の入力端子 OUT 出力端子


Ba~Bz ブロック(内部回路ブロック)

[図6]

| Ī      | N 1  | N 2 | יטס    | r                  |
|--------|------|-----|--------|--------------------|
|        | Н    | н   | L×     | -<br>k← PTP[4]~[5] |
|        | H    | L   | н      | י .                |
|        | L    | н   | Н      | - FTP[41~15]以外     |
|        | L    | L   | Н      | ]                  |
| (*出力期待 | 値しに対 | し、🕏 | 13 E & | ける出力値はHとなる)        |

2 入力NOR回路の真理館表 .






【図3】

| 抽出         |    |    |     |                  |   |      |                |
|------------|----|----|-----|------------------|---|------|----------------|
| <br>プロック   | Ba | Въ | Вс  | B <sub>f</sub> - |   | -B y | B <sub>z</sub> |
| <br>FTP(1) | 0  | 0  | 0   | 0                |   | 0    | 0              |
| FTP(2)     | _  | -  | _   | 0                |   | -    | _              |
| FTP[3]     | _  | 0  | _   | 0                |   | -    | _              |
| 1          |    |    |     |                  | 1 |      |                |
| 1          |    |    |     |                  | 1 |      |                |
| 1          |    |    |     |                  | 1 |      |                |
| FTP(10)    | _  | -  | O · | 0                |   | _    |                |
| 1          |    |    |     | t                |   |      |                |

(すべてのIddg異常を検出したFTPにて抽出されたブロック)

【図4】



【図8】

| 論理動作<br>パターン | 内部ブロック                 |                            |
|--------------|------------------------|----------------------------|
| PT PIA1      | B1, B3, B6, Ba, Bf, Bz | ← FTPIALにて検出されたブロック        |
| IA2          | -,B3,-,-,Bf,           | <b>← B1,86,8A,82が除去される</b> |
| IA3          | ,-, ,  Bf,             | ← B3が除去される                 |
| FTPIAn       | . . . Br               | ←最終的にBfが残る                 |
|              |                        |                            |

# 【図9】

